同時スイッチングノイズ解析

PCBの信号配線、電源グランドプレーンを考慮して、ドライバを同時スイッチングしたときのドライバ内部電源端子に発生する電源ノイズ解析結果を紹介します。

• 図１は同時スイッチングノイズシミュレーション回路の全体ブロック図を示したものです。
  このブロック図の緑色の部分はSIwaveにより、信号配線および電源グランドプレーンのPCBレイアウトデータから抽出したSパラメータを用いています。
• 図２はSiwaveに於ける信号線、電源グランドプレーンを含むPCBレイアウトインポートデータです。
• 図３はDesigner の同時スイッチングノイズのシミュレーション回路図です。
• 図４は信号ピン、電源グランドピンのPKG等価回路図です。i/Oバッファの電源グランド端子に電源ピンのPKG等価回路を挿入しており、ドライバの同時駆動信号の本数を4,8,16としてシミュレーションを行います。
• 図５は同時スイッチングノイズ解析結果です。同時駆動本数が多くなるに従い、電源端子のノイズ振幅は大きくなっているのが確認できます。また、スイッチングノイズを小さくするにはPKGインピーダンスをできる限り小さくすることが望ましいと云えます。

解析モデル

図１　同時スイッチングノイズシミュレーションブロック図

図２　Siwaveに於ける信号線、電源グランドプレーンを含むPCBレイアウトインポートデータ

解析結果

図３　Designer の同時スイッチングノイズシミュレーション回路図

図４　信号ピン、電源グランドピンのPKG等価回路図

図５　同時スイッチングノイズ解析結果