伝送線路にL/Cが挿入された場合のTDR・トランジェント解析

伝送線路の途中にキャパシタやインダクタンスが存在する場合のインピーダンスおよび反射ノイズの解析結果を紹介します。

伝送線路の途中にパッド、ビア、テスト端子、未実装チップの配線パターンが有る場合は一般的に容量性のインピーダンス特性を持ちます。この場合は、回路的には等価な容量をもつキャパシタが実装されたことと同じ条件となり、容量値が大きくなるに従いインピーダンスは低下します。また、インピーダンスの不整合が大きくなり、マイナス側に反射ノイズが大きくなります。
一方、伝送線路の途中で配線幅が狭くなった場合、パッケージのリードが長い場合には誘導性のインピーダンス特性を持ちます。この場合回路的には等価なインダクタンスが実装された場合と同じ条件となり、反射ノイズがプラス側に大きくなります。

解析結果

1. 配線経路にCが挿入されたときのTDR解析

TDR解析の回路図

TDR解析結果

2. 配線経路にCが挿入されたときの過渡解析

過渡解析の回路図

過渡解析結果：Rd=50Ω,Rt=50Ω

3. 配線経路にLが挿入されたときのTDR解析

TDR解析の回路図

TDR解析結果

4. 配線経路にLが挿入されたときの過渡解析

過渡解析の回路図

過渡解析結果：Rd=50Ω,Rt=50Ω

対応プロダクト

以下のライセンスを使用

• Ansys Circuit (Ansys Designer) ＋ SI Option
• Ansys SIwave


• Ansys HFSS ＋ SI Option