解析事例
JEDEC規格に準拠したDDR3メモリのSI解析事例
こんな方におすすめ
- 目標とする配線スキューを満足した基板レイアウトができているか確認したい。
- JEDEC規格に対する波形、タイミングマージンを確認したい。
- デバイスの駆動設定や受動部品(ダンピング抵抗など)の定数を最適化したい。
メモリの転送速度が高速化し、基板配線に許容されるスキューがますます厳しくなっています。基板レイアウトの電磁界解析と回路シミュレータの連携により、コントローラICとDDR3メモリ間の波形、タイミング解析を実施します。その結果から、JEDEC規格に対する合否判定と、マージンをレポート機能により自動算出します。
解析モデル
解析フロー
解析結果
対応プロダクト
以下のライセンスを使用
関連キーワード
関連情報
関連する解析事例
MORE関連する資料ダウンロード
MORE-
シリコンウェハ汚染予測ソリューション
-
~解析精度向上につながる~ 適切な材料特性の選定・取得ソリューション
-
【全記事】CAEのあるものづくり vol.41
ユーザー様インタビュー記事4件のほか、解析事例・製品紹介などの記事を1冊に集約した保存版
-
CMP(化学機械研磨)マクロスラリー 挙動解析ソリューション
回転パッド上のマクロスラリー挙動の解析ソリューション
-
バッテリー電極におけるカレンダ加工時の膜温度の最適化 ~Ansys CFDによるソリューション~
~Ansys CFDによるソリューション~
-
コントローラ&センサのデータ駆動型シミュレーション
~データ駆動によるロボットのモデリングと制御設計~
-
デジタルツインによるシステムシミュレーション
~実稼働環境を事前検証したロボットのセンサー・制御設計~
-
EMCのお悩みありませんか? ~EMCソリューション~