CYBERNET EDA Forum 2017

CYBERNET EDA Forumでは、設計の現場で課題・問題となっている事象をテーマにその知見と解決策を提案する場として毎年多くの方に御来場いただいております。
本年もPCB設計・解析では、「EMC・ノイズ対策」をテーマに、製品開発に潜む課題を明確にし、その解決策についてご提案いたします。
また、本年はさらにパワーアップし、LSI/FPGA設計・検証を実施している方を対象に「FPGA設計における非同期検証の必要性」をテーマになぜ、FPGA設計段階で非同期検証が必要なのかという点に着目し、新たにLSI/FPGAセッションを設け1日をかけて製品開発設計による品質向上と納期短縮を実現する1日!と題して、開催いたします。

本年は新たな試みとしまして、LSI/PCBの両セッションの講演と同時並行といたしまして、実際に製品を体験頂くセッションも同時に開催いたします。こちらは、人数に限りがございますのでお早めにお申し込み頂けます様、お願い致します。

従来と同様に展示コーナーも設けておりますので、講演者のご質問や講演に関わる課題への解決方法のご相談などお気軽にお声かけ頂ければと考えております。

皆様のご来場心よりお待ちしております。

お申し込みはこちらから

開催概要

名称 CYBERNET EDA Forum 2017
〜FPGA設計/検証〜PCB設計/検証による品質向上と納期短縮を実現する1日!〜
日時 2017/07/27(木)10:00〜17:20
 (LSIセッション 09:45受付開始)
 (PCBセッション 13:15受付開始)
会場 富士ソフト アキバプラザ セミナールーム1 地図
展示スペース:セミナールーム3
体験スペース:セミナールーム4[事前申込制]
主催 サイバネットシステム 株式会社
定員 120名
参加費 無料

プログラム

LSI/FPGAセッション

時間 講演セッション 体験セッション
10:00−10:05 開会挨拶  
10:05−10:55 調整中 PCB 体験セッション@
10:55−11:05 休憩
11:05−11:55 CDC問題を特定する3つの方法と解決策 PCB 体験セッションA
11:55−12:45 お悩み無用!ドキドキ非同期問題からの脱却術! PCB 体験セッションB
12:45−13:30 お昼休憩

PCBセッション

時間 講演セッション 体験セッション
13:30−13:35 開会挨拶  
13:35−14:25 FPGA-PCBシステム開発における働き方改革のススメ  
14:25−15:15 調整中 非同期設計におけるCDC検証とエラー対策
15:15−15:40 コーヒーブレイク
15:40−16:30 調整中 カバレッジによるゴール設定とカバー率向上
16:30−17:20 調整中 RTL設計スタイル/リントチェック
  • お客様による講演中の動画撮影・写真撮影・録音は全てご遠慮頂いております。ご協力お願い致します。尚、サイバネットバッジをつけたスタッフは、一部記録写真の撮影を行いますのでご了承ください。
  • 講演者、内容については予告なく変更する場合がございますのでご了承ください。
  • 当社と同業会社の方のお申し込みはお断りしております。予めご了承ください。

アブストラクト

招待講演

調整中

株式会社 エッチ・ディー・ラボ

調整中

技術講演

CDC問題を特定する3つの方法と対応策

サイバネットシステム 株式会社
EDA事業部 技術部
柏村 陽介

非同期のデータ転送における問題(以下、CDC問題)は回路上で対策が施されていないれば大部分は解決可能です。
しかしそれでもFPGAの再作成となる大きな1つの要因は、有効な検証手段がないということです。
CDC問題はRTLコードの目視チェックだけでは漏れをなくすことは不可能であり、また実機検証では必ず発生するとは限らず問題を全て解決できません。
本セッションでは、@RTL上でCDC問題を特定する手法、ACDC問題の例と対策方法についてご紹介します。

招待講演

お悩み無用!ドキドキ非同期問題からの脱却術!

CMエンジニアリング 株式会社

様々なインタフェースを搭載している製品にとって、非同期回路設計で発生する問題解決は永遠のテーマである。
しかし、非同期に関する知識は各エンジニアでレベルが統一していないのが現状であり、それが問題を引き起こす要因となっている。
本講演は、その実例を挙げながら、非同期で起きやすい問題の理解を深め、その問題に対して、設計・検証の現場でどのようにアプローチし、解決に導いていくかを説明する。

招待講演

FPGA-PCBシステム開発における働き方改革のススメ

EE Tech Focus合同会社
代表取締役社長
三橋 明城男 様

システムの高機能化、複雑化、高速化が進み、その検証とテストは困難を極めている。さらに産業機器、医療機器、車載機器用に納品するB2Bでは、安全やセキュリティも検証/テストの対象となる。より多くのことを限られた人的資源でこなし納期を達成するには、働き方=開発工程の見直しとそのための戦略が必要である。論理面の検証と物理面のテストを、仮想環境と実機環境で網羅する上で極めて重要な戦略について考察する。

技術講演

調整中

サイバネットシステム 株式会社

調整中

招待講演

調整中

アルティメイトテクノロジィズ 株式会社

調整中

招待講演

調整中

SOKEN 株式会社

調整中

LSI体験セッション

非同期設計におけるCDC検証とエラー対策

非同期転送におけるデザイン構造のチェックとエラー解析/対策をQuesta CDCによって体験頂けます。また、構造解析以外にもプロトコルチェックも実施頂けます。
対象製品:Questa CDC 使用環境:Linux

RTL設計スタイル/リントチェック

HDL Designerを使用して、RTLに対してリントチェックを行います。
チェックにより検出されたエラーをRTL設計スタイルガイドに則り修正し、エラーが回避されたことを確認するフローを体験して頂けます。
対象製品:HDL Designer Series 使用環境:Windows

カバレッジによるゴール設定とカバー率向上

ModelSimによる論理シミュレーションにおいて検証のゴールをコードカバレッジにより可視化できることを確認頂けます。また、解析結果よりカバー率を容易に向上できることを体験頂けます。
対象製品:ModelSim 使用環境:Windows

PCB体験セッション

調整中

調整中

お申し込みはこちらから