Bluespecとは

主な特徴

• 抽象度の高い、実行可能な仕様書
• マルチクロックドメインやアサーションベリフィケーションを含む既存の設計環境へのシームレスな統合
• SystemVerilogとVerilogをベースにした、ハードウェア設計者のための設計言語
• 集中力の持続　-　Bluespecは優れた設計手法によって設計者に無駄な作業を強いることがありません。
• 設計者の意図を100%反映した制御ロジックを合成
• 一切の妥協のないVerilog HWとシミュレーション用のサイクルアキュレートモデルを生成

複雑なデータパス：Proccessor Controller等、制御ロジック：Control
アルゴリズム：DSP、math等

従来のアプローチと異なり、Bluespecは生成されるハードウェアの品質を損なうことなく抽象度を上げる事ができます。Bluespecはハードウェア設計者に親しみのある直感的に理解できるハードウェアセマンティックを使用して、アーキテクチャとマイクロアーキテクチャを予測できるRTLを生成します。そのため、既に確立しているVerilogやVHDLのツールセットや設計フローと統合することができます。

ツールセット

効果的なESL合成コンパイラとシミュレータを、ツールセットとしてご用意しています。

Bluespec Compiler (BSC)

• ルールとメソッドによるBluespec SystemVerilog
• コンパイラによる正確な制御ロジックとデータパス構造
• 妥協のないVerilog RTL の生成
• シミュレーション前に問題点を除去するための設計の包括的なスタティックベリフィケーション
• 高い抽象度のためのコードの簡潔さとスタティックエラボレーションによる15:1 のコード圧縮とコード再利用性の向上
• 既存のVerilog/VHDL/SystemC のIP への統合
• 設計構築用ブロックの豊富なライブラリ
• コンパイラアルゴリズムとテクニックの統合
  • ハードウェアスケジューリングの自動化とユーザ定義化
  • スケジュールの可視化とフィードバック
  • リソース割り当て、最適化
  • 共通部分式の削除とロジックの標準的な最適化

Bluespec Simulator (Bluesim)

• ハイレベル設計によるソースレベルシミュレーションの加速
• Verilog RTL と100%サイクルアキュレートシミュレーションモデル
• 標準のVCD ファイル生成
• 伝統的なイベントベースシミュレータと比較して3-10 倍高速

適用デザイン

Bluespecは数々のデザインに使用されています。一部として以下の例があります。

詳細資料

お問い合わせ先

Bluespecの詳細・ご質問などにつきましては、以下へお問い合わせ下さい。

サイバネットシステム株式会社
EDA事業部 LSIソリューション室
Tel ：03-5297-3914
E-Mail：bluespec@cybernet.co.jp