高機能プラットフォームQuestaSim

QuestaSimはModelSimに対してさらに高性能で高機能な論理シミュレータです。高速なシミュレーションエンジンにより大規模回路も対応可能で、業界を大きくリードする最先端の検証機能を装備しています。

QuestaSimにはCoreとPrimeとUltraの3種類のエディションがありますが、それぞれデバッグ機能などが異なります。詳細は、下記をご参照下さい。

Questa Core Questa Prime Questa Ultra

高機能検証プラットフォーム QuestaSimの特長

Questa Core

ModelSim DEの機能に、下記の機能が追加されています。

高性能なシミュレータ

  • グローバル・オプティマイズ機能により、ModelSimよりも実行速度を数倍向上
  • マルチ・コアシミュレーションにより、実行速度をさらに向上可能

Questa Prime

Questa Coreの機能に、下記の機能が追加されています。

最先端検証メソトロジ OVM/UVM サポート

OVMおよびUVMと独自のデバッグ機能を組み合わせた高度なSystemVerilogテストベンチ機能により、高機能テストベンチの開発が可能

高度なファンクション・カバレッジ機能

検証の網羅性を高め、詳細なレポートを確認することで品質向上に大きく貢献

充実したアサーション・ライブラリ

  • SVAベースの独自の検証アサーション・ライブラリ(QVL)を用意
  • 高品質なアサーションを簡単に適用可能

制約付きランダム検証機能

  • 設計で想定していないスティミュラスを自動生成
  • 想定外の不具合を減少させ品質向上に大きく貢献

Questa Ultra

Questa Primeの機能に、下記の機能が追加されています。

パワー・アウェア検証

  • Unified Power Format(UPF)でパワーインテント(低電力化の意図)を記述
  • 設計機能のアクティブパワーマネジメントの効果を正確にモデリング

インテリジェント・テストベンチ

  • 設計仕様に対応した簡潔な動作記述から自動的にシミュレーション・シーケンスを生成
  • 高いレベルの機能カバレッジを達成し、従来の手法よりも短時間でデバッグ
おすすめセミナー

SystemVerilogセミナー(アサーションコース)
本セミナーは、SystemVerilog言語が提供するアサーションの記述方法と、そこで使われる各種演算子について説明します。なおこのコースは、アサーションの入門コースとして設定されています。

設計スタイルガイドセミナー(Verilog HDL)
本セミナーはRTL設計における記述スタイルを早期に身につけたいRTL設計初級者の方、更なるステップアップを求める初中級者の方を対象としており、「RTL設計スタイルガイド」の概要と具体的な設計ルールや記述スタイルを紹介しています。

設計スタイルガイドセミナー(VHDL)
本セミナーは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証から論理合成までに渡った範囲で、各注意点を解説しています。

お問い合わせフォームへ

 


お問い合わせ

資料請求・お問い合わせ