包括的で使いやすいClock-Domain Crossing(CDC)検証ソリューションQuesta CDC

Questa CDCでは、非同期転送(Clock-Domain-Crossing)の検証を簡単に実行できます。CDCコンパイラがRTLコードを解析し、すべてのクロックおよびクロックドメイン間の非同期転送を特定します。次に、直観的で充実したデバッグ環境を利用して、あらゆる種類のCDC問題を解決できます。問題を解決したら、RTLコードのシミュレーションにリンクしたプロトコルアサーションとメタスタビリティモデルが自動的に生成されます。

Questa CDCは、非同期転送(CDC)検証ソリューションに求められる3つの基本的な要素、つまり、構造的または静的CDC解析、CDCプロトコル検証、CDCリコンバージェンス検証のすべてをサポートしています。Questa CDC検証は、シリコンの動作を正確に予測できる唯一のソリューションとして、業界をリードしています。これにより、テープアウト前に、CDCのバグをすべて確実に検出し、リスピンコストの発生を防ぐことができます。

特長

Questa CDCは、下記の項目がサポートされています。

スタティック解析機能

  • テストベンチ不要
  • Questa CDCがRTL設計を読み込むだけで、すべての潜在するCDC問題を正確に検出

SDC(Synopsys Design Constraints)のサポート

  • クロックとポートのドメイン設定にSDCフォーマット制約条件を用いることが可能

効率的なデバッグ機能

  • 業界のソリューションの中で誤検出率が最も低いレポートを生成
  • CDC中心の解析/デバッグGUI(回路図、波形)をサポート

統一されたカバレッジレポートをサポート

  • カバレッジの結果はUCDB(Unified Coverage Database)にて出力可能
  • UCDBはQuestaSim/Questa Formalでもサポートされており、お互いのカバレッジ結果をマージすることでトータルのカバレッジ率を確認可能
おすすめセミナー

SystemVerilogセミナー(アサーションコース)
本セミナーは、SystemVerilog言語が提供するアサーションの記述方法と、そこで使われる各種演算子について説明します。なおこのコースは、アサーションの入門コースとして設定されています。

設計スタイルガイドセミナー(Verilog HDL)
本セミナーはRTL設計における記述スタイルを早期に身につけたいRTL設計初級者の方、更なるステップアップを求める初中級者の方を対象としており、「RTL設計スタイルガイド」の概要と具体的な設計ルールや記述スタイルを紹介しています。

設計スタイルガイドセミナー(VHDL)
本セミナーは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証から論理合成までに渡った範囲で、各注意点を解説しています。

お問い合わせフォームへ

 


お問い合わせ

資料請求・お問い合わせ