FPGA/ASIC検証のための論理Sim検証統合デバッグ環境ModelSim

ModelSimは業界標準の論理シミュレータです。VHDL/Verilog/SystemVerilog/SystemCの言語混在を完全にサポートし、品質向上にすぐに役立つ実用的なデバッグ機能を装備しています。

ModelSimにはPEとDEの2種類のエディションがありますが、それぞれデバック機能が異なります。詳細は、下記をご参照ください。

ModelSim PE ModelSim DE

論理Sim/検証統合デバッグ環境 ModelSimの特長

ModelSim PE

論理シミュレータの基本的な機能に加え、下記の機能が装備されています。

効率的なデバッグ機能

  • シミュレーション波形とリファレンス波形を効果的に比較できる波形比較機能
  • 信号トーレスを容易にし、デバッグ効率を飛躍的に向上するデータフロー機能

高度なコード・カバレッジ機能

  • 検証品質を可視化する7種類のカバレッジタイプをサポート
  • カバレッジ結果はGUIで確認でき、さらに様々な形式でファイル出力が可能
  • カバレッジ情報は専用データベースに集約され、一元的な管理が可能

ModelSim DE

ModelSim PEの機能に、下記の機能が追加されています。

効果的なアサーションベース検証機能

  • 標準言語であるSVAとPSLに対応し、広く深く検証をサポート
  • 回路内部の観測性を向上させ、デバッグ時間を大幅に短縮
  • 設計やテストベンチを能動的に監視し、機能の正常な動作を保証
おすすめセミナー

SystemVerilogセミナー(アサーションコース)
本セミナーは、SystemVerilog言語が提供するアサーションの記述方法と、そこで使われる各種演算子について説明します。なおこのコースは、アサーションの入門コースとして設定されています。

設計スタイルガイドセミナー(Verilog HDL)
本セミナーはRTL設計における記述スタイルを早期に身につけたいRTL設計初級者の方、更なるステップアップを求める初中級者の方を対象としており、「RTL設計スタイルガイド」の概要と具体的な設計ルールや記述スタイルを紹介しています。

設計スタイルガイドセミナー(VHDL)
本セミナーは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証から論理合成までに渡った範囲で、各注意点を解説しています。

お問い合わせフォームへ

 


お問い合わせ

資料請求・お問い合わせ