パワーインテグリティ対策はここまで出来る！回路・基板設計者が今すぐ使える
ノウハウ＆ソリューションセミナー
本セミナーは終了しました、多数のお申し込みありがとうございました。
基板で発生するノイズ問題の8割が実はパワーインテグリティ（PI）に起因しているとも言われています。回路設計段階から適切なキャパシタを選び、基板設計時にその配置検討を行う、またエンベデッドキャパシタなどを効率よく利用するといった工夫で、パワーインテグリティの対策をより早く、効果的に行うことが可能です。サイバネットシステムでは、アメリカにおけるEMC/SI/PI研究の分野で最先端を走っているMissouri University of Science and Technology大学からDr. Jun Fan先生※をお招きし、ハイスピードPCB におけるPDN設計の最新技術情報についてご講演頂くとともに、回路設計者、基板設計者が活用できるソリューションやその利用のノウハウなどについてご紹介するセミナーを開催いたします。
皆様のお申し込みを心よりお待ちしております。 ※Dr. Jun Fan 先生のご紹介
Jun Fan (S’97-M’00-SM’06) received his B.S. and M.S. degrees in Electrical Engineering from Tsinghua University, Beijing, China, in 1994 and 1997, respectively. He received his Ph.D. degree in Electrical Engineering from the University of Missouri-Rolla in 2000. From 2000 to 2007, he worked for NCR Corporation, San Diego, CA, as a Consultant Engineer. In July 2007, he joined the Missouri University of Science and Technology (formerly University of Missouri-Rolla), and is currently an Assistant Professor with the UMR/MS&T EMC Laboratory. His research interests include signal integrity and EMI designs in high-speed digital systems, dc power-bus modeling, intra-system EMI and RF interference, PCB noise reduction, differential signaling, and cable/connector designs. Dr. Fan served as the Chair of the IEEE EMC Society TC-9 Computational Electromagnetics Committee from 2006 to 2008, and was a Distinguished Lecturer of the IEEE EMC Society in 2007 and 2008. He currently serves as the Vice Chair of the Technical Advisory Committee of the IEEE EMC Society.
開催概要
| 内容 | パワーインテグリティに関する、回路・基板設計などの各フレーズでの対策やノウハウ、最新技術動向などの講演 |
|---|---|
| 開催日時 | 2009年7月27日（月）13:00 〜 17:00 （受付開始 12：30） |
| 会場 | サイバネットシステム東京本社セミナールーム（秋葉原駅 徒歩3分） |
| 主催 | 株式会社NEC情報システムズ サイバネットシステム株式会社 ギガヘルツテクノロジー株式会社 オーク三井テクノロジーズ |
| 定員 | 50名 |
| 参加費 | 無料 |
プログラム
※各講演タイトルをクリックすると、その概要をご覧いただけます。※お客様による講演中の動画撮影、写真撮影、録音は全てご遠慮いただいております。ご協力お願いいたします。
尚、サイバネットバッジをつけたスタッフは、一部記録写真の撮影を行いますので予めご了承ください。
| 時間 | 講演内容 |
|---|---|
| 13:00 - 13:40 | エンベデッドキャパシタによるパワーインテグリティー設計技術
TechDream, Inc. President and Founder 府川 佳広 |
| 13:40 - 14:30 | 設計初期段階からのパワーインテグリティ解析の薦め
ギガヘルツテクノロジー株式会社 代表取締役 河村 隆二 |
| 14:30 - 14:40 | 休憩 |
| 14:40 - 15:10 | パワーインテグリティとEMIを考慮した電源設計
株式会社 NEC情報システムズ ITソリューション事業部 設計ソリューショングループ マネージャー 矢口 貴宏 氏 |
| 15:10 - 15:25 | 休憩 |
| 特別講演 15:25 - 17:00 |
Power distribution network design in high-speed PCBs for noise reduction and radiation
Mitigation
Missouri University of Science and Technology Assistant Professor Dr. Jun Fan |
※当社と同業会社の方のお申し込みはお断りしております。予めご了承下さい。
アブストラクト
| エンベデッドキャパシタによるパワーインテグリティー設計技術 |
|---|
|
TechDream, Inc. President and Founder 府川 佳広
近年、電子機器の高速化により益々パワーインテグリティが重要になってきます。本講演では、超極薄の基板内蔵キャパシタ材料を使うことにより、どのようにPIやEMIに効果があるのかを、シミュレーションや実測結果を元に解説していきます。 |
| 設計初期段階からのパワーインテグリティ解析の薦め |
|
ギガヘルツテクノロジー株式会社 代表取締役 河村 隆二
電子機器の高速化や低電圧化に伴って、パワーインテグリティの重要性が増してきております。一方、フロントローディングという言葉が盛んに使われており、設計の前工程で問題を洗い出すことによって、初期段階から設計品質を高めていくことの重要性は認識されていることと思われます。ただし、パワーインテグリティ解析においては、設計の最終段階でのポスト解析に頼っており、そこで問題点が発生しても修正が難しいということから、どうしても保守的で過剰な設計になりやすいという課題があります。そこで、本講演では、パワーインテグリティ解析を設計の前段階である回路設計フェーズで行うことを提案させて頂き、その意義と効果などを解析事例などを元に解説していきます。 |
| パワーインテグリティとEMIを考慮した電源設計 |
|
株式会社 NEC情報システムズ
プリント基板設計初期段階において、複数の電源・グランドプレーンが存在する場合のノイズ発生原因の事例紹介と、対策フローについて紹介します。ITソリューション事業部 設計ソリューショングループ マネージャー 矢口 貴宏 氏 |
| 特別講演 Power distribution network design in high-speed PCBs for noise reduction and radiation Mitigation |
|
Missouri University of Science and Technology Assistant Professor Dr. Jun Fan
This presentation overviews the fundamentals of power distribution network (PDN) design at the printed circuit board level. Both the power integrity (PI) and EMI aspects of the PDN design will be covered, including decoupling capacitor selection and placement, power/ground pair design, interconnect inductance mitigation, etc.Several typical noise coupling and radiation mechanisms, including plane-edge radiation, via-plane coupling, noise propagation in power bus, etc., will be discussed, together with corresponding design strategies. Several new technology trends in the area of PDN design will be introduced as well. |
