本フォーラムは、たくさんのお客様にご来場いただき盛況のもとに終了いたしました。
当日は、NEC情報システムズ様の事例紹介に加え、回路・基板設計、設計データ管理、ノイズ対策、製造性検証に至る設計プロセスの効率化を図る設計手法などをさまざまな視点からご提案をさせていただきました。
本フォーラムの資料は、以下の「本セミナー資料ダウンロード」からダウンロードしていただけます。
また、2016年も同様のイベントを開催予定ですので、ご期待ください。
参加ご希望の日程をクリックしてください。申し込みフォームが表示されます。
名称 | CYBERNET EDA Forum 2015 ~押さえておきたいPCBシステム開発の課題と対策~ |
---|---|
会場 | 富士ソフト アキバプラザ セミナールーム1 地図 |
主催 | サイバネットシステム株式会社 |
定員 | 100名 |
参加費 | 無料 |
時間 | 講演タイトル |
---|---|
13:30-13:40 | 開会挨拶 |
13:40-13:55 | 電子機器設計環境が進む方向性と当社EDA事業部が考える成長戦略 |
13:55-14:35 | 部分最適から全体最適へ。サイバネットが提供する3つのソリューション |
14:35-15:15 | スイッチング電源の伝導ノイズ解析手法および効果的な回路解析環境の紹介 |
15:15-15:30 | 休憩 |
15:30-16:10 | インターコネクトモデルによるSI解析精度への影響ならびにDDR4解析事例 |
16:10-16:50 | ODB++とDFM検証の重要性 |
16:50-17:30 | EMI対策の効果比較紹介 |
近年の電子機器に要求される高機能化に伴い、その開発に関わる設計・製造に複雑さは日々増加しています。計画した日程、コストで開発を完了し、市場競争に打ち勝つためには、社内外の組織とのコラボレーションがますます重要になります。オープニングセッションでは、成功している企業が解決に積極的なEDA課題と、当社が考える答えについてお話します。
本セッションでは、設計期間短縮や品質向上、低コスト開発などを阻害する設計プロセス上で発生する様々な業務課題をテーマに”部品/データ管理”、”CAE活用”および”ナレッジ活用”視点の3つの切り口でその解決策を紹介させていただきます。
多くの機器に用いられているスイッチング電源のノイズ評価や検討をLISNの等価回路と組み合わせることによって、回路シミュレーションにより回路設計段階で対策ができることを解説します。
さらにアナログ回路だけではなくミックスドシグナルの回路のシミュレーション活用例のほか、システムの構想設計からの回路設計や部品検討、回路動作検証までの設計データのトレーサビリティを確保できる設計環境を紹介します。
近年のDDRxに代表される高速メモリでは、従来は、それほど気にしていなかった パッケージモデルや基板配線などのインターコネクト(接続)モデルの影響で、解析結果にも大きな変化が生じます。ここでは、特にパッケージモデルが与えるシミュレーション波形への影響とツールの関係を、比較を交えて紹介するとともに、㈱アドバネット様のご協力により、実際のDDR4搭載基板の解析事例をご紹介いたします。
近年、大手セットメーカを中心に設計-製造委託に関するデータ交換が従来のGERBERからODB++に大きく変化しています。
当セッションではODB++/DFM検証が品質担保とコストダウンにどのように影響しているかを説明します。
電子機器開発現場では不要電磁放射ノイズ低減のために、様々な対策を施しているが、一つ一つの効果の検証はほとんどできていません。そこで、基本回路を固定して、プリント基板設計時のノイズ対策設計毎にノイズ増減量を評価した結果を紹介します。