CYBERNET

セミナー・イベント

DC-DCコンバータのノイズを見える化!設計段階で問題を解決するEMC設計手法体験セミナー

セミナー概要

EMC 試験で不合格となり、ノイズ対策や基板の再設計に追われた経験はありませんか?
EMC 対策が試作後の後工程に回ってしまうと、開発の手戻りが発生し、スケジュール遅延やコスト増加を招くリスクが高まります。
本セミナーでは、DC-DC コンバータ基板を題材に、設計者自身がツールを活用しながら EMC リスクの可視化からノイズ源の特定・改善までを設計段階で実施し、開発手戻りを削減するための考え方や手法を学んでいただきます。
前半では、ノイズ発生の基本原理や考え方を解説し、なぜノイズが発生するのか、どこに着目して対策すべきかをご説明します。
後半では、設計者でも活用しやすい EMC 設計ツール 「DEMITASNX」 および 「Compliance-Scope」 を用いて、基板レイアウトを段階的に改善していく流れを、実際の操作を通じて確認いただきます。
最終的には、解析結果と放射エミッション試験(CISPR 25)の実測結果を比較することで、ツールを活用した EMC 設計の効果をご確認いただけます。

 

 

DEMITASNX活用のポイント

 

Compliance-Scope活用のポイント

 

実測比較

 

本セミナーの学習ポイント

  • ノイズ発生の原理と対策の考え方
  • 開発手戻りを削減するための設計プロセス
  • EMCの観点で基板レイアウトを確認する方法
  • ノイズを可視化してEMC対策を行う具体的な手法
  • シミュレーション結果と実測結果の関係性
  • EMC設計ツール活用の有効性

 

以下のような課題をお持ちの方におすすめです

  •  EMC試験で不合格となり、開発の手戻りが発生した経験がある
  • 基板試作後にカット&トライでEMC対策を行っている
  • 試作回数や開発期間を削減したい
  • 設計の初期段階からEMC対策を取り入れたい
  • シミュレーションが解析専任者任せになっている
  • EMCの観点で見た基板の良し悪しを自ら判断できるようになりたい
対象
どなたでもご参加いただけます
受講料
無料

日程・お申し込み

参加ご希望の日程をクリックしてください。申し込みフォームが表示されます。

開催概要

開催会場 弊社 東京本社セミナールーム
開催時間 10:00~16:30 (受付開始 開講30分前)
定員 8名
対象 ・車載機器・電源回路の基板設計に携わり、EMCを考慮した設計を強化したい方
・解析専任者に頼るだけでなく、設計者自身でEMC対策を進めたい方
・EMC設計ツールの導入・活用や、EMC設計のフロントローディングを検討している方
受講料 無料 (事前登録制)
主催 サイバネットシステム株式会社

アジェンダ

10:00~11:00

ノイズ発生の基本原理と考え方

11:00~12:00

基板全体における問題点の抽出

12:00~13:00

昼休憩

13:00~13:30

レイアウト改善のポイントと修正

13:30~16:00

ノイズの可視化と具体的な対策

16:00~16:30

放射エミッション試験(CISPR25)の実測値とシミュレーション結果の比較

※休憩は適宜
※セミナー終了時刻は、当日の状況により前後する可能性がございます。

使用ツール

 ※本セミナーではCISPR25を対象としていますが、CISPR32やCISPR11にも応用可能です。

お問い合わせ

サイバネットシステム株式会社
製品お問い合わせ窓口