SOI導波路における電圧依存性屈折率変化のシミュレーション

シリコンは、その成熟した製造技術により、統合化された電子・光学デバイスに望ましい材料系です。 しかし、要望される全ての光学的機能が既に得られた訳ではありません。最近の進歩の1つは、SOI(Silicon on Insulator)高速光変調の領域です(参考文献[1])。

これらのデバイスは、伝播している光を変調するため、キャリアに依存した吸収/屈折率の効果を当てにしています(参考文献[2])。 今まで、そのようなデバイスは一般的に動作が遅かった訳ですが、MOS構成を使うことによって、改善された周波数応答をもたらす革新がなされて来ています。これは、薄く埋め込まれた酸化物層の近くにキャリア蓄積チャンネルを生成し、導波路内の至る所に注入されるキャリアよりもずっと高速に制御できます。

電荷に依存した吸収/屈折率変化のモデルは、参考文献[2]によって与えられますが、ポアソン方程式とキャリア連続方程式を矛盾しないように解くことで、印加電圧の関数としてデバイス中のキャリア密度を測定します。 これらのモデルは、アクティブ・デバイス・シミュレータであるLaserMODに全て含まれています。

ツール
カテゴリ アクティブ・デバイス

SOI MOS導波路の構造

この例題で使われている導波路構造は、参考文献[1]で明らかにされている構造にとても密接に関連しています。その構造は、シリコン基板上にある幅2.5μm、厚さ0.9μmのポリシリコン・リッジ導波路です。 リッジと基板は薄い(120オングストローム)SiO2層によって分離されており、その層がコンタクト間で電流が流れることを防ぎます。その代わり、どちらの側にも電荷が蓄積され、次々に強い屈折率の摂動が生じます。 デバイスは、1.55μmで動作するように設計されていて、数GHzで変調が行えます。
高濃度のドーピング領域(1e19)が、各コンタクトの下にあります。それ以外のドーピングは、リッジ内では3e16(p型)、シリコン内では1.7e16(n型)です。MOS構成のポリシリコン導波路の断面形状は、以下の図のようになります。

定常状態での結果

導波路は高い電圧でドライブされるので、リッジの下に埋め込まれた酸化物層の近くでキャリアの蓄積を見ることができます。上側に示すのが電子密度で、下側に示すのがホール密度です。


これらキャリアによる影響の結果として生じる屈折率の変化は、導波路モードに対する実効屈折率の変化を引き起こします。 この変化は光路長の変化に直接関係します。 何種類かの導波路長に対する位相の変化を以下に示します。

過度状態での結果

このような導波路からなるデバイスは、蓄積層の高速な反応のためスピードの強化という利点で支持されています。3Vの動作ポイントで、矩形パルスに対する導波路の応答を以下に示します。

これに対応する周波数応答も2GHz以上の-3dBポイントを示しています。

このようなデバイスは、GHzの領域でも応答が可能です。

参考文献
[1] A. Liu, R. Jones, L. Liao, D. Samara-Rubio, D. Rubin, O. Cohen, R. Nicolaescu, and M. Paniccia, A high-speed silicon optical modulator based on a metal oxide semiconductor capacitor, Nature, 427, pp. 615-618, 2004.
[2] R. Soref and B. Bennett, Electro optical Effects in Silicon, IEEE Journal of Quantum Electronics, 23, pp. 123-129,1987.