資料公開中!

1. フロントローディング開発ソリューション

プリント基板の設計コストの削減・納期短縮を実現するには、試作・製造前に十分な検証や解析を行うフロントローディング開発環境が必要不可欠です。
設計の初期段階が設計プロセスで最も重要なプロセスといっても過言ではありません。
サイバネットシステムでは、お客様が抱える課題を解決させていただくお手伝いをさせていただきます。

CAD・解析ツールの販売だけではなく、受託設計・解析業務で培った経験をツール導入後のご支援と致しましてサポートさせていただくことも可能です。

2. アナログ回路開発ソリューション

OrCAD PSpice

アナログ回路解析で信頼のおけるPSpice A/Dをご紹介致します。
そもそも、回路シミュレーションでは、

  • 回路設計(理論)の正当性の検証(回路設計の補助)
  • 回路動作を理解する(回路設計者の教育)
  • 多様な動作条件での動作確認(試行錯誤)
  • 回路パフォーマンスと歩留りの解析

を行うことが必要とされております。
展示会場では、PSpiceA/Dを利用することによるメリットも合わせてご紹介します。


発振回路の解析例

3. FPGA開発ソリューション

本カテゴリでは、2種類のソリューションを提供いたします。

Allegro FPGA System Planner

1つもしくは複数の大規模・多ピンFPGAをプリント基板上で使用し、設計するときに直面する初期ピン・アサインの作成、回路図との統合やプリント基板上でFPGAデバイスの確実な配線に対し取り組みます。
当日、展示会場では、Allegro FPGA System Plannerのデモ/詳細説明だけではなくお客様がお困りになられている点のご相談も承ります。

合成可能なモデリング言語とデスクトップエミュレーション

Bluespec System Verilog(モデリング言語)で、記述されたものは、テストベンチを含めて論理合成可能なverilogRTLへ合成可能です。
さらに、一般の合成ツールで使用する設計制約がなく、専用のシミュレータを使用することで、一般のRTLシミュレータに比べ10倍高速な検証を実行します。
また、エミュレーションを行う際に通常のデバッグができるエミュレータは非常に高価であり、安価なボードで出来るプロトタイピング検証はデバッグが行いにくいという問題あります。
そこで両者の問題を解決する為に開発された「Bluespec Virtual Emultaion」は、市販のFPGAボードをASICエミュレータへ機能アップさせます。
展示会場では、Bluespecの詳細説明+実機を使ったデモンストレーションをご用意しております。
お打ち合わせをご希望の方は、事前にご連絡頂けますとお待たせすることなくご覧いただけます。

ページTOPへ
Copyright © 2011 CYBERNET SYSTEMS CO.,LTD. All rights reserved. | 記載されている会社名・商品名は、各社の登録商標または商標です。