DDR4を題材とした高速基板設計のノウハウセミナー

近年の高速デジタル機器やサーバなどではDDR4の採用が増えています。
ギガヘルツを超える高速基板では、設計時におけるSI、PIのシミュレーションが必須となります。さらにノイズの問題も大きな課題となっています。
そして、SI、PI、EMIのシミュレーションに先立ち、そのような問題を引き起こさないための設計上の工夫、ノウハウを制約とするチェックを行うことで、全体の開発期間を短縮することにもつながります。
本セミナーでは、KEI Systems 前田 真一様をお招きし、DDR4を中心とした設計やシミュレーション、さらには電磁界に関する知識を得ることで、高速基板の一発完動を目指す設計者の皆様を支援することを目的としています。
また、実際にHyperLynx SIを用いてDDR4搭載基板を解析することで、JEDEC規格に準拠したDDRx Batch Wizardによる最新の解析機能ならびに短時間でDDR4のJEDEC規格に対する検証を完了させる手法をご紹介します。

日程・お申し込み

参加ご希望の日程をクリックしてください。申し込みフォームが表示されます。

セミナー概要

開催概要

※日程、内容につきましては若干変更させていただく場合がございますので、ご了承ください。

プログラム

※各講演時間・順序が変更になる場合がございます。予めご了承ください。