開催日時 | 2014年11月14日(金) 11:00〜17:40 |
---|---|
会場 | TKP仙台カンファレンスセンター カンファレンスルーム4A |
主催 | メンター・グラフィックス・ジャパン 株式会社 |
協賛 | サイバネットシステム 株式会社 |
お申し込み | https://www.mentorg.co.jp/products/pcb-system-design/events/MF2014_pcb_tohoku/reg/ |
詳細 | http://www.mentorg.co.jp/products/pcb-system-design/events/MF2014_pcb_tohoku/index.html |
時間 | 講演内容 |
---|---|
11:00-11:10 | 開会の挨拶 |
11:10-11:50 | エレクトロニクス市場に関する今後の見通しと進むべき方向性について |
11:50-12:35 | 昼食 |
12:35-13:10 | グローバル設計を目指すお客様向けプラットフォーム: Correct by Design手法とフローの自動化で40%超の効率化向上を目指す |
13:15-13:50 | 業界標準HyperLynxによるSI/PI解析事例 |
13:55-14:35 | アナログ電子回路設計における安全性/信頼性向上ソリューション |
14:40-15:20 | 「非常に厳しい!? 車載機器のEMC対策事例」 〜課題提起!状況に合わせたルールの活用に向けて〜 |
15:20-16:20 | コーヒーブレイク/PCB設計クリック − EMCノイズ設計に関するご相談 − SI/PIに関するご相談 |
16:20-16:55 | 最先端PCB設計環境Xpedition Enterpriseにおける設計データ管理(IP)とBOM連携 |
17:00-17:40 | 通信機器開発におけるSI/PI解析の取り組み |
開催日時 | 2014年10月29日(水)〜30日(木) |
---|---|
会場 | ビッグパレットふくしま |
URL | http://fmdipa.jp/mcf/ |
関連商品 | MapleSim ANSYS Icepak DEMITAS NX EnSight INTAGE Realia Professional |
開催日時 | 2014年10月3日(金) |
---|---|
URL | http://www.dsforum.jp/ |
会場 | 新横浜国際ホテル ・セミナー:3〜4階「会議室」 ・テーブル展示フロア:2階「クイーンズホール」 |
主催 | Design Solution Forum 2014実行委員会 一般社団法人 日本エレクトロニクスショー協会 |
出展製品 | 次世代LSI開発ソリューションbluespec Bluespec System Verilog(BSV)は、MIT(Massachusetts Institute of Technology)で開発された革新的な言語をベースとしたオブジェクト指向のモデリング言語です。
BSVで書かれたモデルは、テストベンチを含め、論理合成可能なVerilog-RTLへ合成が可能です。BSVでは、ruleという構文を使用して、条件ごとの動作を記述します。コンパイラは記述より競合条件を検出し排他制御を自動で合成するため、複雑な制御の実現に大きな効力を発揮します。 |
日時/会場 |
|
||||||
---|---|---|---|---|---|---|---|
URL |
http://www.mentorg.co.jp/products/pcb-system-design/events/MF2014_pcb/index.html ※当日のプログラムも上記URLからご確認いただけます。 |
||||||
主催 | メンター・グラフィックス・ジャパン 株式会社 | ||||||
お申し込み |
http://www.mentorg.co.jp/products/pcb-system-design/events/MF2014_pcb/reg.html |
開催日時 | 2014年6月20日(金) |
---|---|
URL | http://www.systemcjapan.com/SCJ2014/ |
会場 | 新横浜国際ホテル 南館2F |
主催 | Accellera Systems Initiative |
出展製品 |
次世代LSI開発ソリューションbluespec Bluespec System Verilog(BSV)は、MIT(Massachusetts Institute of Technology)で開発された革新的な言語をベースとしたオブジェクト指向のモデリング言語です。 BSVで書かれたモデルは、テストベンチを含め、論理合成可能なVerilog-RTLへ合成が可能です。BSVでは、ruleという構文を使用して、条件ごとの動作を記述します。コンパイラは記述より競合条件を検出し排他制御を自動で合成するため、複雑な制御の実現に大きな効力を発揮します。 |
開催日時 | 2014年5月30日〜8月31日 (結果発表:9月5日) |
---|---|
URL | http://aquila.is.utsunomiya-u.ac.jp/contest/ |
主催 | 第2回 高性能コンピュータ設計コンテスト実行委員会 |
開催日時 | 2014年5月18日(日) 〜 21日(水) |
---|---|
URL | http://www.ipec2014.org/ |
会場 | 広島国際会議場 |
出展製品 | PSpice |