SI・PI・EMI・熱対策セミナー〜ユーザー事例に学ぶ高速伝送基板設計〜

小型化・高速化・低電力化が進む高速伝送基板ではSI・PI・EMI・熱の問題が複雑に関わり合っています。設計時にはこれら全てを考慮する必要があり、効率的に検証するためにシミュレーションが不可欠になってきています。
そこで本セミナーでは

  • 高速伝送基板の設計者
  • 基板の熱・反り対策に携わっている方
を対象に、シミュレーションを活用したSI・PI・EMI・熱対策事例をご紹介します。
当日はTDK株式会社 菊池様、株式会社日本サーキット 関様を講師にお招きし、製品開発現場における事例をご発表いただきます。当社からは、基板設計分野で実績豊富な解析ツール「ANSYS」の先端技術を活用した事例をご紹介いたします。
日ごろ、高速伝送基板の設計ならびに基板の熱・反りの問題に取り組まれている方に、特にお勧めできる内容です。皆様のご参加を心よりお待ち申し上げております。

日程・お申し込み

参加ご希望の日程をクリックしてください。申し込みフォームが表示されます。

※参加お申し込みの受付は終了しました。

開催概要

開催日時 2016年11月29日(火) 13:30 〜 16:40
開催場所 アキバプラザ 6F セミナールーム1地図
定員 50名
対象 ・高速伝送基板の設計者
・基板の熱・反り対策に携わっている方
受講料 無料(事前登録制)

アジェンダ

13:30〜13:35 ご挨拶

13:35〜14:15 バランスが重要!動作保証とEMIをともに検討するための勘所

TDK株式会社
電子部品営業本部 アプリケーションマーケティンググループ PAC(Passive Application Center) 担当課長
菊池 浩一様

SI、PI、EMIそして若干ですが熱にも触れ、左立てれば右立たずとならないために、それぞれのメリットデメリットを各項目毎マトリックスに検討し紹介いたします。非常に基礎的な内容とはなりますが、複雑に絡んでいる事象を自分なりに解きほぐした内容でお話しさせていただきます。

14:15〜14:30 休憩

14:30〜15:00 ANSYS回路・電磁界解析ツールを活用したDDR4解析手法のご紹介

サイバネットシステム株式会社
DDRメモリの高速化・低電力化が進む昨今、電子機器の設計を行う上で回路・電磁界解析による波形・タイミングの事前確認が不可欠となっています。この事前確認は、解析の実行時間はもちろんのこと、解析結果の検証、特にJEDEC規格を満たすかどうかの確認にも多くの工数を要します。本講演では、プリント基板に特化した解析手法により高速化を実現したANSYS社の回路・電磁界シミュレータ"ANSYS SIwave" と、その解析結果からJEDEC規格に対する合否判定を自動でレポート出力できる"DDR Virtual Compliance Toolkit"機能についてご紹介します。

15:00〜15:40 SIwaveを用いたDDR4のSI解析とテスト基板による放射ノイズ解析の事例紹介

株式会社 日本サーキット
EMS開発部 部長
関 茂雄 様

信号の高速化が進みキーデバイスが低電圧化となる現在のデジタル回路では予期せぬトラブルを回避するためにシミュレーションツールの活用が有効である。
しかしながらEDAツール上で波形が良好だとしても実機波形とシミュレーション波形で大きな差が生じていればシミュレーションの信憑性は低く活用の機会を失います。
そこで当社はDDR4のSI解析を行い実機波形との比較を行いました。また、放射ノイズ解析においてはテストクーポンを用いて放射ノイズを電磁界解析し実測値との比較を行いました。その事例をご紹介致します。

15:40〜15:55 休憩

15:55〜16:25 基板の熱・反りの新しい解析手法

サイバネットシステム株式会社
プリント配線基板の高密度/多層化、配線パターンの複雑さや鉛フリー実装により、基板の熱や反り問題が今まで以上に注目されています。 本公演では『製品に組み込んだ際の基板の熱』や『部品実装時の熱応力』などに起因した不良現象を事前に把握するための、基板の熱や反りに着目した新しい解析手法についてご紹介いたします。

16:25〜16:40 質疑応答・アンケート記入

参加申し込み方法

こちらからお申し込みください。



CONTACT US

ご購入・レンタル価格のお見積り、業務委託についてはこちら。

お問い合わせ

ページトップへ