回路・システム解析JEDEC規格に準拠したDDR3メモリのSI解析事例

- 目標とする配線スキューを満足した基板レイアウトができているか確認したい。
- JEDEC規格に対する波形、タイミングマージンを確認したい。
- デバイスの駆動設定や受動部品(ダンピング抵抗など)の定数を最適化したい。
メモリの転送速度が高速化し、基板配線に許容されるスキューがますます厳しくなっています。基板レイアウトの電磁界解析と回路シミュレータの連携により、コントローラICとDDR3メモリ間の波形、タイミング解析を実施します。その結果から、JEDEC規格に対する合否判定と、マージンをレポート機能により自動算出します。
解析モデル
解析フロー
各基板レイアウトを電磁界シミュレータにインポートしSYZ解析を実行する
電磁界解析結果を回路シミュレータにインポートする
ドライバ・レシーバモデルを接続し、一連のトポロジーを作成する
図. トランジェント解析設定Window
トランジェント解析を実行する
解析結果
図. Write時 DDR3メモリBall端 アイパターン
*DQにはランダムパルスを入力
JEDEC規格に対する合否、マージンが自動算出される
FAIL判定 = マージンがマイナスとなった場合は、
配線長、デバイスの駆動設定、受動部品の定数などを調整する必要がある。
この事例をご覧の方に人気のセミナー
プリント基板 EMC・ノイズ解析 体験セミナー〜SI・PI・EMI を包括的に解析できる「ANSYS SIwave」を無料体験〜
本セミナーでは SI・PI・EMI を包括的に解析できる 電磁界シミュレータ「ANSYS SIwave」を用いて、各ノイズ問題の現象確認、シミュレーションを実習形式にてご体験いただけます。ぜひご参加ください。
[例題] プレーン共振解析/周波数スイープ解析/PI解析(パスコンの配置検討)/回路図自動生成機能を活用した多ビット信号波形解析/遠方・近傍電磁界解析
開催地:東京
開催時間:13:30〜17:00 (受付開始 13:00)
参加費:無料(事前登録制)
解析種類
電磁界解析、システム解析、回路解析、SI解析
対応プロダクト
以下のライセンスを使用
関連キーワード
シグナルインテグリティ、 Signal Integrity 、IBIS、DDR、タイミング、JEDEC